搜索资源列表
sampleVHDL
- 采样等精度测量的VHDL程序．．在xilinx ISE 8.1上验证通过-sampling and other precision measurement of VHDL program. . In xilinx ISE tested through 8.1.
expt82_adcint
- 基于fpga和sopc的用VHDL语言编写的EDA的ADC0809采样控制电路
expt12_5_rsv
- 基于fpga和sopc的用VHDL语言编写的EDA采样高速A/D的存储示波器
adc_kongzhi
- vhdl 语言编写的一个AC0809控制电路,构成采样单片机的例子.
ADcaiyang
- A/D采样控制模块设计 A/D采样控制模块负责控制外部ADC0809芯片多路模拟输入量的选通以及实现对A/D采样过程的合理控制。此部分的设计根据《EDA技术与VHDL》P211——P212的例8-2编写，所不同的是这里将书中“ADDA<=1”的赋值语句改为“ADDA <=EN”，EN是所设置的输入按键用来控制INO与IN1间的通道选择。
ADC1
- 用FPGA实现的ADC采样器，用VHDL编写，8个模拟信号通道地址,8位数据输出
Mean_64
- 原创代码，采用VHDL实现的64点均值滤波。实验测试过，效果良好。可轻松修改成任意点数均值滤波。采用了多点滑动运算，减小了输出延时，最大为3个时钟延迟。可用于AD采样后的滤波处理。
adc_control
- Xilinx FPGA 开发板的ADC采样源程序 内有PDF文档详细说明 VHDL代码
rs232_rec5
- VHDL语言实现的穿行通讯，可实现闭环操作，通讯过程中每个bit位采样3次，保证数据准确。-VHDL language achieved through communication, can realize the closed-loop operation, communication process each bit digital sampling 3 times to ensure accurate data.
ask
- VHDL语言编写的调制过程，其中包含了采样量化和编码的全部源代码-VHDL used for modulation
VHDL_sin
- VHDL与Verilog示例（六） 8bit采样sine波形发生-VHDL and Verilog examples (f) 8bit sampling sine wave occurred
ADCINT
- 基于VHDL语言的A/D采样控制程序，程序采用状态机实现的-Based on the VHDL language, A/D sampling control procedures, procedures for the use of state machine to achieve the
ADCSAMPLEVHDL
- 用VHDL编写的ADC的采样器，可以下载到FPGA里面。-sampleor of ADC
ad7862
- 4通道12位AD芯片 AD7862控制模块,VHDL源代码,适于单次转换采样,250K采样率.-4-channel 12-bit AD chip AD7862 control module, VHDL source code, suitable for single conversion sampling, 250K sampling rate.
interface
- 采用Cyclone EP1C3，VHDL程序算法实现了信号波形的实时采样并回放，同时能测量时域信号的频率，通过与MCU的8位并行接口，进行相互通信。-Using Cyclone EP1C3, VHDL program algorithm of the signal waveform of real-time sampling and playback at the same time capable of measuring the frequency of the signal in time
rom
- 64采样点的正弦表存储区。外接地址可以输出正弦信号采样点经过二进制补码转换后的幅度值。-sine table by 64 samples in VHDL.
ad
- adc0809采样程序,基于vhdl 的采样,可以在很多环境下使用
ad_design
- adc0820采样程序,基于vhdl 的采样,可以在很多环境下使用
adc0809
- VHDL实现AD采样控制，程序简单，调试方便-AD sampling control VHDL implementation, the program is simple and convenient debugging